



**UNIVERSIDAD  
DE GRANADA**

---

Facultad de Ciencias

GRADO EN INGENIERÍA  
ELECTRÓNICA INDUSTRIAL

TRABAJO FIN DE GRADO

**Simulación de  
nanotransistores:  
Efecto de la tensión  
mecánica**

Presentado por:

**D. Antonio Robles Luna**

Tutor:

**Prof. D. Luca Donetti y Prof. D<sup>a</sup>. Cristina Medina Bailón**

Curso académico 2024/2025



# UNIVERSIDAD DE GRANADA

## GRADO EN INGENIERIA ELECTRÓNICA INDUSTRIAL

Simulación de nanotransistores: Efecto de la tensión mecánica

Autor: Antonio Robles Luna

Directores: Luca Donetti y Cristina Medina Bailón

Departamento: Electrónica y Tecnología de los Computadores

Palabras clave: Nanotransistores, simulación Monte Carlo, efecto de la tensión mecánica, confinamiento cuántico, masa efectiva promedio

Resumen: La necesidad de mejorar el rendimiento de los transistores ha dado lugar a la reducción periódica del tamaño de la longitud de su canal hasta llegar a tener una longitud de unos pocos nanómetros y a la introducción de nuevas arquitecturas de transistores (GAA, nanosheets, ...). Para seguir mejorando el desempeño de los transistores, en ellos se ha inducido cierta tensión mecánica y es por eso que es relevante averiguar si esta mejora seguirá siendo efectiva en futuros dispositivos. Con esa finalidad se usan los simuladores que ayudan a predecir el comportamiento de los dispositivos antes de fabricarlos. En este caso el estudio se ha basado en los resultados numéricos de un simulador Monte Carlo y, complementándose con el estudio teoría, se ha podido esclarecer que la tensión mecánica es beneficiosa en el desempeño de los nuevos transistores sobre todo a tensiones de puerta y drenador altas, es decir en la región de saturación o cerca de ella. Para llegar a dicha conclusión se ha estudiado en profundidad las curvas de corriente respecto a la tensión de puerta con diversos valores de estrés mecánico uniforme a un valor bajo y alto de tensión de drenador (cálculo mediante Monte Carlo y por la fórmula de Landauer; para estudiar el Subthreshold Swing), la relación entre la corriente y el estrés uniforme, las poblaciones por valle de silicio y la masa efectiva promedio en la dirección de transporte. Adicionalmente, se han incluido al estudio transistores con tres longitudes de puerta distintas (5, 10 y 15 nanómetros) y transistores con un estrés no uniforme.