



**UNIVERSIDAD
DE GRANADA**

TRABAJO FIN DE GRADO

INGENIERÍA ELECTRÓNICA INDUSTRIAL

Simulación de dispositivos electrónicos nanométricos

FinFETs, Inversor y SRAM

Autor

Ismael Sbai Metaich

Tutor

Carlos Sampedro Matarín

FACULTAD DE CIENCIAS

DEPARTAMENTO DE ELECTRÓNICA Y TECNOLOGÍA DE COMPUTADORES

04 DE SEPTIEMBRE DE 2023

Objetivos

El objetivo de este proyecto ha sido el estudio del tipo de dispositivos nanométricos “FinFET” y dos aplicaciones a circuito: Inversor y memoria SRAM. Mediante el uso de un software de simulación de tipo TCAD.

En el caso de los transistores de tipo FinFET, el objetivo del estudio puede ser dividido en dos partes principales:

En primer lugar, se estudiarán los efectos cuánticos cuando las dimensiones de los transistores son menores de los (10nm y 15nm). Para ello, se realizarán simulaciones basadas tanto en la física clásica como en la física cuántica. Por otro lado, se va a estudiar el efecto producido por los efectos de canal corto. Además, se hará un estudio de la variabilidad de las características de funcionamiento de los transistores en función de las dimensiones que estos tienen. Para ello, se variarán la longitud de puerta y la altura del fin y se estudiarán el DIBL, V_T , I_{on} , I_{off} , g_{max} y el swing en otros parámetros.

En el caso de las aplicaciones: Inversor y memoria SRAM, se realizará un estudio completo de como funcionan para los transistores FinFETs que hayamos creído que son los más convenientes previamente estudiados.

Resumen

Gordon Moore anticipó que la cantidad de transistores en un circuito integrado se duplicaría anualmente. No obstante, la disminución del área enfrenta limitaciones debido a que la cercanía entre el drenador y la fuente ocasiona una reducción en el control de la distribución del potencial y el flujo de corriente en el canal. Paralelamente, se introducen fenómenos indeseados conocidos como "Efectos de canal corto".

Para abordar este desafío, se consideró en primer lugar el aumento del dopado del dispositivo a niveles cada vez más elevados. Posteriormente, surgió la propuesta de implementar una capa aislante denominada BOX debajo de los componentes.

Se han logrado configuraciones notablemente más eficaces mediante la adopción de estructuras 3D con múltiples puertas. Estas estructuras reducen los efectos vinculados al canal corto y amplían el control sobre la concentración de portadores en el canal, permitiendo al mismo tiempo la disminución de las dimensiones.

A través de simulaciones llevadas a cabo en Synposys Sentaurus y LTSPICE, se han examinado en primer término los transistores 3D tipo FinFET. Siguiendo esta misma línea, se profundizó en el análisis del inversor y la memoria tipo SRAM.

Un transistor FinFET puede asumir diversas configuraciones, ya sea similar a un transistor planar con una sola puerta, a uno de doble puerta o incluso de triple puerta. Además, cuando el grosor del canal se va haciendo menor, se desencadenan ciertos efectos que también se han considerado en este estudio exhaustivo.

La reducción del tamaño de los dispositivos también ha impactado en el diseño de las memorias, donde se ha prescindido del condensador y se ha optado por confiar exclusivamente en el almacenamiento de carga dentro del transistor para la representación de los estados "0" y "1".