



UNIVERSIDAD DE GRANADA

TRABAJO FIN DE GRADO

INGENIERÍA EN ELECTRÓNICA INDUSTRIAL

Desarrollo de módulos aritméticos BCD

Autor

Julia Doñoro Martín

Directores

Encarnación Castillo Morales

Antonio García Ríos



Facultad de Ciencias

—
Granada, junio de 2018

Resumen

El objetivo de este trabajo fin de grado es el diseño e implementación en FPGAs mediante VHDL de multiplicadores en aritmética decimal.

En una primera parte de este trabajo de fin de grado se introduce con un marco teórico en FPGAs, VHDL, operaciones BCD y máquinas de estado, fundamentos base para poder comprender el desarrollo del consiguiente proyecto.

Todo el diseño está implementado en el lenguaje VHDL de forma combinacional, es decir, las salidas son función exclusiva de las entradas, sin que intervengan estados anteriores de las entradas o salidas. La idea es poder contrastar los resultados obtenidos en las simulaciones gracias al software de MentorGraphics Modelsim, con unos modelados creados en MatLab.

Para la familiarización con VHDL, se utiliza en un primer momento el software de Altera, Quartus 13.1 service pack 1, ya que se ha empleado en cursos anteriores.

La base de todo el proyecto es la implementación de un multiplicador de dos dígitos decimales A y B de longitud 1, con un conversor de binario a BCD, a partir del cual se desarrollan los multiplicadores de longitud 2 y 4. Para estos últimos se necesita también un sumador de un dígito BCD. Este diseño, aunque elemental, es el primer paso hacia el desarrollo de un multiplicador de dos dígitos de longitud cualquiera, donde se empleará un nivel del lenguaje VHDL más específico y elevado.

El siguiente paso a seguir es la simulación del circuito creado, para poder obtener resultados de área y frecuencia máxima de operación, de forma que se pueda comprar con otros proyectos ya existentes. Este análisis se lleva a cabo con el software Xilinx, en su versión 14.4, empleado FPGAs de las familias Virtex5 y Virtex6.

Por último, se presenta un multiplicador parametrizable basado en aritmética de base 100 y se procede a optimizar parte de su estructura.